- HBM4는 기존 HBM3/3e 대비 데이터 통로(TSV)를 1024개에서 2048개로 두 배 확장하여 대역폭을 늘립니다. 🚀
- JEDEC은 'SPHBM'(Standard Package HBM4)이라는 새로운 HBM4 표준을 논의 중이며, 이는 기존 HBM4와 동일한 대역폭을 유지하면서 신호선 수를 1/4(2048개 → 512개)로 대폭 줄이는 것을 목표로 합니다. 📉
- 신호선 수 감소는 SerDes(직렬화/역직렬화) 기술을 통해 가능하며, 이는 여러 병렬 신호를 더 적은 수의 핀으로 고속 직렬 전송하여 동일한 대역폭을 유지합니다. ⚡
- SPHBM에서는 2048개의 신호를 받아 512개로 효율적으로 처리하는 베이스 다이(Base Die)의 역할이 극도로 중요해지며, 이는 첨단 로직 파운드리 공정(예: 3nm, 5nm)의 활용을 필수적으로 만듭니다. 🧠
- 신호선 수 감소와 피치(간격) 완화는 고가의 실리콘 인터포저(CoWoS-S) 대신 CoWoS-R 또는 CoWoS-L과 같은 저렴한 유기 기판(RDL 기반) 사용을 가능하게 하여 생산 비용을 절감하고 공급 병목 현상을 완화합니다. 💰
- SPHBM은 HBM 용량 및 밀도 증가, 신호 무결성 향상, 그리고 잠재적으로 더 높은 대역폭(2048개 핀 유지 시 8000개 채널 가능성)을 제공하여 HBM의 한계를 극복할 수 있습니다. 📈
- 이러한 변화는 베이스 다이 설계 및 제조 역량이 중요한 경쟁 우위가 되면서, 파운드리 기술을 보유한 삼성전자와 TSMC와 협력하는 SK하이닉스에 유리하게 작용할 수 있습니다. 🏆
- HBM4는 2025년 하반기, SPHBM은 2027년 초반에 표준화 및 상용화될 것으로 예상되며, 이는 메모리 중심 설계 시대의 핵심 기술로 부상할 것입니다. 🗓️
Recommanded Videos
